什么是锁存器
wiki:
锁存器（英语：latch），或称闩锁，是数字电路中异步时序逻辑电路系统中用来存储信息的一种电子电路。一个锁存器可以存储一比特的信息，通常会有多个一起出现，有些会有特别的名称，像是 “4位锁存器”（可以存储四个比特）或“8位锁存器”（可以存储八个比特）等等。
锁存器是一种数字电路，可存储单个比特信息并保持其值，直到新的输入信号更新为止。它们在数字系统中用作临时存储元件，用于存储二进制信息。锁存器可以使用各种数字逻辑门实现，例如 AND、OR、NOT、NAND 和 NOR 门。
锁存器是利用信号电平（而不是信号转换）进行操作的基本存储元件。由时钟转换控制的锁存器是 触发器。锁存器是电平敏感器件。异步时序电路的设计中，锁存器非常有用。它们对输入电压敏感，而不依赖于时钟脉冲。不使用时钟脉冲的触发器被称为锁存器。
为什么锁存器能存储信息？
反馈机制是锁存器存储信息能力的核心。它是锁存器 "记忆 "当前状态的方式。
在图中，请注意 NAND门（Q和Q̅，读作 "Q bar"）的输出是如何反馈到另一个门作为输入的。这就形成了一个闭环（feedback loop）。如上图：
当 S' = 0, R' = 1 时，SR 锁存器置位，Q = 1, Q' = 0. 此时即使将 S'切换为 S' = 1, 由于存在 bottom NAND 的反馈输入，所以 top NAND 的输出依然为 1，即 Q 依然为 1，Q'依然为 0, 这就实现了在特定条件下（S 和 R 都为 0）将状态锁存。
这一循环可保持 "设置 "状态。即使 "S" 输入发生变化，只要 "R" 保持为 0，锁存器就会保持其状态。当锁存器处于"复位"状态（Q = 0，Q̅ = 1）时，同样的原理也适用。反馈回路确保输出保持稳定，并反映最后的有效输入。
所以，锁存器存储信号的关键机制是反馈：
- 锁存器的输出通过反馈路径连接回输入，这使得即使输入信号断开，输出状态也能被保持。
锁存器类型
在数字电子技术中，有不同类型的锁存器：
- SR Latches
- Gated SR Latches
- D Latches
- Gated D Latches
- JK Latches
- T Laches
SR 锁存器
wiki:
最简单的锁存器是“SR锁存器”，(又有称为“RS锁存器”)，其中“S”表示“设置”（Set），“R”表示“重置”（Reset）。这种锁存器是由一对相互交错的NAND逻辑门组成。存储的比特是在输出的地方用 Q 表示。
S-R 锁存器（即设置-复位锁存器）是最简单的锁存器形式，通过两个输入来实现：S（设置）和 R（复位）。当 S 和 R 输入均为 1 时，锁存器处于未定义状态。它们也被称为预置和清除状态。SR 锁存器是所有其他类型触发器的基本组成部分。
SR 锁存器真值表：
使用 NAND 实现的 SR 锁存器：
D 锁存器
D 型锁存器也称为透明锁存器，使用两个输入端实现：D (数据) 和一个时钟信号。只要时钟信号为高电平，锁存器的输出就会跟随 D 端的输入。当时钟信号为低电平时，锁存器的输出被存储并保持到下一个时钟上升沿。
锁存器优缺点
优点
Some of the advantages of latches are listed below.
- Easy to Implement: Latches are simple digital circuits that can be easily implemented using basic digital logic gates.
- Low Power Consumption: Latches consume less power compared to other sequential circuits such as flip-flops.
- High Speed: Latches can operate at high speeds, making them suitable for use in high-speed digital systems.
- Low Cost: Latches are inexpensive to manufacture and can be used in low-cost digital systems.
- Versatility: Latches can be used for various applications, such as data storage, control circuits, and flip-flop circuits.
缺点
Some of the disadvantages of latches are listed below.
- No Clock: Latches do not have a clock signal to synchronize their operations, making their behavior unpredictable.
- Unstable State: Latches can sometimes enter into an unstable state when both inputs are at 1. This can result in unexpected behavior in the digital system.
- Complex Timing: The timing of latches can be complex and difficult to specify, making them less suitable for real-time control applications.
